|
电线电阻的影响越来越突出
随着技术节点的收缩[16]。为此，我们
提出忆阻器传感器阵列模型，如
图6。等效电阻使用
基于动态规划的串并行网络迭代算法。
w
H 110，。，110小时
（a）
顶部电极
兴奋剂--��tJ！��
钛氧化物
底部电极
（b）
，哦--�“-m”_..，__妈妈们——-to_..，.，，，..’“==”“'===a.，Menvislorl-1.，Mnwilloll，.10
“'
（c）
•�100中。，记忆碎片，，1000
图5：（a）通过以下方法制备的TiO2基忆阻器的结构
惠普实验室；（b） 用于传感应用的忆阻器的结构；（c）
灵敏度随工艺参数变化的变化w
和D（Rw=Iµn，线性模型）。
输入-输出
图6：具有线电阻Rw的忆阻传感器阵列。
图5c显示了工艺变化以及
基于线性模型的导线电阻灵敏度。
显然，随着忆阻器数量的增加
由于工艺变化引起的灵敏度变化减少。
同样由于导线电阻的原因，钟形曲线正在发生偏移
向左，即平均灵敏度正在降低
增加了忆阻器的数量。获得的结果
与非线性模型显示出相似的趋势。
3.优化框架：显然有好处
如图5c所示，在单个忆阻传感器之上的忆阻传感器阵列中。因此，我们有以下内容
优化问题给定：（i）
忆阻器，nRs；（ii）导线电阻，Rw；（iii）变化
过程参数；（iv）最大允许偏差
敏感性；（v） 准确度裕度ExpAcc；（vi）气体
浓度，C；（vii）最小可测量气体灵敏度；
（viii）Ron和Roff，找出传感器的最小数量
要求确保不存在允许的最大变化
超过（或至少保持在准确度范围内，如果
超过），而灵敏度至少与
指定的最小值（或不低于最小值
指定的裕度）。为此，我们提出了一种快速启发式算法
优化算法。
a） 一种快速启发式优化技术：设ExpStDev和StDev为预期的最大变化
在灵敏度和标准偏差的不同
敏感地。成本函数确保灵敏度
不小于ExpStDev ExpAcc。传感器架构
被认为如图6所示。这种方法是基于
关于首先估计上限（RightPtr）和下限
（LeftPtr）通过指数增加忆阻器计数n，
即对于n＝l，2，4，8，m、 其中m� 参考编号。限制是
当ExpStDev位于LeftPtr=n的StDevs内时设置
并且对于RightPtr＝2xn（如果
ExpStDev＜RightPtr的StDev＝nRs）。
一旦确定了限制
step通过反复查找
中位数=圆形（（LeftPtr+RightPtr）/2）（即对数）。
对每个
中值的如果模拟结果为StDev>ExpStDev，则
下一个中位数是从上半部分考虑的
相对于当前中值；否则将被视为
从下半部分开始。优化步骤迭代为
每个中位数，而以下情况为真：
（左Ptr<右Ptr）
以及
NOT（（左Ptr+12:RightPtr）AND（中值==右Ptr））
中间解决方案存储在哈希表中，以进一步加快速度。如果在
给定约束条件。在计算上，该算法需要
近似flog2（nRs）l模拟运行以建立
极限。一旦确定了限制，就需要
进一步1日志2
（UpperLimit-LowerLimit）l次模拟运行
找到解决方案/失败。因此，该算法需要
O（log2（nRs））模拟运行。
b） 功率优化：可以修改成本函数以确保读取功率/电流不超过
阈值，同时考虑StDev和平均灵敏度。
读取功率Pread=Vread X Iread（瓦特），其中Vread为
施加的读取电压和Iread＝vRead是可测量的
读取电流以获得有效的ef:array电阻Reff。
Reff是基于快速迭代算法计算的。因此
对于给定的Vread，我们可以计算Iread和Pread，并确保
这些不超过某个阈值。
c） 在传感器阵列优化中的应用：它是
已知灵敏度随着气体的增加而增加
浓度，C[8]。我们的进一步研究也表明
传感器表现出更高的灵敏度变化
由于在较高Cs下的工艺变化。这意味着
不同的Cs将导致不同数量的传感器
这项技术。因此，对于实际应用
传感器的最佳数量，我们建议将C设置为
表示灵敏度变化最大的值
并应用这些技术来获得最佳数量
预决条件下的忆阻器确保在C的任何其他值下
灵敏度将保持在规定的限度内。
4.实验结果：提出的算法
在典型的四核Intel i7上用MATLAB进行编码和测试
基于处理器的笔记本电脑，16GB内存。这个
器件模型在Spice（LTSpice）仿真中得到验证
确定参数的上限和下限
变化。
作为优化运行的示例，该算法
用以下参数执行：nRs＝1000，
每次蒙特卡罗模拟的迭代次数
run=10000，ExpStDev=0.00002，ExpMean=0.0024，
ExpAcc=0.000001，Rw=10-6n，w/D=0.5，最大值
w/D的变化即b.w/D＝0.0125、Ron＝lO0n，
Roff=10000质量，A=4.2 x 10-4
，B=1，C=1000ppm，
GasType=还原，model=线性模型。模拟
该算法的运行如图5c所示。它报告了一个总数
108个传感器，估计StDev为1.99822 x 10-5
平均灵敏度为0.00416857，均在
预期限值。该算法需要大约14
运行蒙特卡罗模拟（对数）
只需4.9秒即可完成。相比之下
我们逐步试用所有忆阻器的技术
需要38.6秒才能完成并报告
后果我们假设“三西格玛规则”用于估计
工艺变化的限制。表III显示了相对
灵敏度边界（角）的计算精度
对比模拟过程中观察到的数字。
表III：灵敏度边界：计算与模拟。
忆阻器I
1.
10
100
1000
平均值I计算值I模拟值I
0.00416271 0.00334415 0.00341963
0.00499128 0.00493576
0.00416828 0.00390692 0.00390795
0.0044296 0.00443419
0.00416863 0.00408471 0.00410142
0.00425255 0.00424209
0.00416823 0.00414182 0.00410142
0.00419464 0.00424209
%错误
2.49966
-112493年
0.0264562
0.102377
0.407361
-0.24648美元
-0.0265055美元
-0.0892682
IV、 带忆阻器的逻辑存储器
忆阻器的另一个有趣的应用是逻辑。
忆阻器可以构造具有或不具有附加电路器件的逻辑门。当忆阻器用作开关时，
与CMOS晶体管类似，操作基于
根据
输入电压，并由此改变输出处的电压。
在这种类型的电路中，忆阻器的状态是
互补的，即一个忆阻器在Ron中，另一个在
罗夫。这种逻辑技术被称为忆阻器比率逻辑
（MRL）[17]在忆阻器与
CMOS逻辑，并为
逻辑电路。尽管如此，由于
忆阻器比CMOS的延迟慢得多
逻辑门（纳秒与皮秒）、MRL门
比CMOS逻辑慢得多。
忆阻逻辑的另一种方法是使用
作为输入和输出的忆阻器的电阻状态
大门。这种方法被称为有状态逻辑[18]
更适合于内存计算。在有状态逻辑中
技术，如IMPLY[19]和MAGIC[9]，存储
忆阻存储器单元中的数据用作输入，并且
计算结束时的电阻就是输出。这个
忆阻横杆内的MAGIC门的示意图
阵列如图7所示。这种方法消除了
外部数据移动，这是主要的瓶颈
在现代计算系统中
提高性能和能源效率[20]。
图7：忆阻器内三个MAGIC NOR门的示意图
纵横制阵列。每行执行一个独立的门，其中
连接到VG的位线用作栅极的输入
连接到地的位线是栅极的输出。
使用有状态逻辑，忆阻交叉开关阵列可以
不仅用作存储器而且用作处理单元，
启用一个称为忆阻存储器处理单元的单元
（mMPU）[21]。该单元与传统的冯·诺依曼架构向后兼容，因此可以
用作标准存储器。除此之外，mMPU可以
用于处理数据，控制器决定是否
以计算或执行标准存储器读/写操作。由于可以执行有状态逻辑操作
同时在单个行（或列）上
忆阻存储器阵列[22]，mMPU可能表现出
为选定的应用程序（如图像）提供高吞吐量
加工，其中mMPU优于不同的加速器
乘以30 x至300 x[21]。mMPU的系统视图为
如图8所示。
mMPU系统
中央处理器
控制/地址数据
mMPU
图8：忆阻存储器处理单元的系统视图
（mMPU）。mMPU得到
通过存储器控制器（MC）从CPU发出的命令
并且其控制器将其转移到存储器内操作（例如
NOR）。
而单门和小规模有状态逻辑
已经证明[23]，[24]，大规模计算 |
